三星電子公布引領(lǐng)AI時(shí)代半導(dǎo)體技術(shù)路線圖
2024-06-13
239人瀏覽
  

三星電子2027年將引入晶圓代工技術(shù)，推出兩種新工藝節(jié)點(diǎn)，加強(qiáng)跨越人工智能（AI）芯片研發(fā)、代工生產(chǎn)、組裝全流程的AI芯片生產(chǎn)“一站式”服務(wù)。

三星電子12日在美國(guó)硅谷舉行“2024年三星代工論壇”，公布了涵蓋上述內(nèi)容的半導(dǎo)體技術(shù)戰(zhàn)略。三星電子正通過封裝晶圓代工非內(nèi)存半導(dǎo)體和高帶寬內(nèi)存（HBM）的集成AI解決方案致力于研制高性能、低能耗的AI芯片產(chǎn)品。據(jù)此，與現(xiàn)有工藝相比，從研發(fā)到生產(chǎn)的耗時(shí)可縮減約20%。

值得關(guān)注的是，三星電子計(jì)劃引進(jìn)晶圓代工技術(shù)進(jìn)一步強(qiáng)化AI芯片生產(chǎn)水平。具體來看，三星2027年將在2納米工藝中采用背面供電網(wǎng)絡(luò)（BSPDN）技術(shù)（制程節(jié)點(diǎn)SF2Z）。該技術(shù)可將芯片的供電網(wǎng)絡(luò)轉(zhuǎn)移至晶圓背面，與信號(hào)電路分離，從而簡(jiǎn)化供電路徑，降低供電電路對(duì)互聯(lián)信號(hào)電路的干擾。若在2納米工藝中采用該技術(shù)，不僅能提高功率、性能和面積等參數(shù)，還可以顯著減少電壓降，從而提升高性能計(jì)算設(shè)計(jì)性能。目前尚無實(shí)現(xiàn)商業(yè)化的先例。

另外，三星電子2027年還計(jì)劃把低能耗且具有高速數(shù)據(jù)處理性能的光學(xué)元件技術(shù)運(yùn)用于AI解決方案。2025年，三星電子將在4納米工藝中采用“光學(xué)收縮”技術(shù)（制程節(jié)點(diǎn)SF4U）進(jìn)行量產(chǎn)，使芯片更小，性能更佳。

三星電子方面表示，AI時(shí)代最重要的就是高性能、低能耗芯片，將通過和AI芯片適配度更高的環(huán)繞式柵極工藝（GAA）、光學(xué)元件等技術(shù)為客戶提供AI時(shí)代必要的“一站式”解決方案。